集成电路测试与可测性设计教学内容与教学方法探索

　　中图分类号：G642.4 文献标识码：B

　　文章编号：1671-489X（2014）18-0094-03

　　集成电路测试是集成电路产业不可或缺的一个重要环节，其贯穿了集成电路设计、生产与应用的整个过程。集成电路测试技术的发展相对滞后于其他环节，这在一定程度上制约了集成电路产业的发展。集成电路测试产业不但对测试设备依赖严重，对测试技术人员的理论基础和实践能力也有着较高要求。为应对上述挑战，加强电子类学生的就业竞争力，就要求学生在掌握集成电路工艺、设计基础知识的同时，还需具备集成电路测试与可测性设计的相关知识[1-2]。

　　目前，国内本科阶段开设集成电路测试与可测性设计课程的高校较少，学过的学生也多数反映比较抽象，不知如何学以致用。究其原因，主要是教学环节存在诸多问题[3]。为了提高该课程教学质量，本文对该课程教学内容、方法进行了初步的探索研究，以期激发学生的学习主动性，加深对该课程的理解和掌握。

　　1 理论教学结合实际应用

　　在理论教学中结合实际应用，有助于学生明确学习目的，提升学习兴趣。因此，讲授测试重要性时可以结合生活中的应用实例来展开。如目前汽车中的ABS电路如果不通过测试，将会造成人员和汽车的损伤；远程导弹中的制导电路不通过测试，将无法精确命中目标；制造业中的数控机床控制电路，交通信号灯的转向时间显示电路，家电产品中的MP3、MP4解码电路等，均需进行测试等。通过这些介绍，可以使学生了解测试的重要性，从而能更加主动地去掌握所学知识。

　　2 合理安排教学内容

　　针对集成电路测试与可测性设计的重要性，电子类专业在本科生三年级时开设集成电路测试与可测性设计课程。该课程的教材采用以中文教材《VLSI测试方法学和可测性设计》（雷绍允著）为主、以英文原版教材《数字系统测试与可测性设计》（Miron Abramovici著）为辅的形式，结合国外高校的授课内容和可测性设计在工业界的应用，对课程内容进行设计。课程定为48学时，课程内容大致分为集成电路测试、可测性设计和上机实验三个部分。

　　集成电路测试 这部分内容安排20个学时，主要讲解集成电路的常用测试设备、测试方法、集成电路的失效种类、常用的故障模型以及故障检测的方法。组合逻辑电路测试着重讲解测试图形生成方法，主流EDA软件核心算法，包括布尔差分法、D算法、PODEM以及FAN算法等。时序电路测试讲解时序电路的测试模型和方法，介绍时序电路的初始化、功能测试以及测试向量推导方法。

　　集成电路可测性设计 这部分内容安排16个学时，主要讲解集成电路专用可测性设计方法如电路分块、插入测试点、伪穷举、伪随机等一些较为成熟的可测性设计方法。同时讲解工业界较为流行的可测性设计结构。

　　上机实验 这部分内容安排12学时。目前主流测试与可测性设计EDA软件Synopsys属于商业软件，收费较高，难以在高校普及使用。为此，本课程选取开源软件ATALANTA和FSIM并基于ISCAS85标准电路，进行故障测试图形生成实验。此外，通过在实验手册中编排基于Quartus软件的电路可测性结构设计等内容，将实验和理论讲解有机结合。

　　3 培养学生举一反三的能力

　　创设问题情境，启发学生自主利用已学知识，积极思考、探索。如在讲授组合逻辑故障测试向量生成时，以较为简单的组合逻辑为例，对图1提出以下问题[4]。

　　1）为了能够反映在电路内部节点所存在的故障，必须对故障节点设置正常逻辑值的非量，这个步骤称为故障激活。对应于图1，如何激活故障G s-a-1？

　　2）为了能够将故障效应G传播到输出I，则沿着故障传播路径的所有门必须被选通，也就是敏化传播路径上的门。对应图1，如何传播故障G s-a-1？

　　3）根据激活和敏化故障的要求，如何设置对应的原始输入端的信号值？

　　通过提问思考和共同探讨，问题得以解决，学生印象深刻，对后续理解各种测试向量生成算法奠定基础。

　　4 实例讲解

　　集成电路测试与可测性设计是一门理论化较强的课程，学生在学习过程中可能会产生“学以何用”的疑问。为消除这些疑问，加强学生学习兴趣，明确学习目的，需要授课教师在课程讲解过程中穿插一些测试实例。为此，本课程以科研项目中所涉及的部分测试实例为样本，结合学生的掌握和接受能力加以简化，作为课堂讲解实例。

　　下面以某个整机系统中所涉及的一款数字编码器为例，进行功能和引脚规模的简化，最终形成图2所示的简化编码器原理图。针对该原理图和具体工作原理，讲解该编码器的基本测试方法和过程。

　　图2所示编码器有四个地址输入引脚（A0～A3），一个电源引脚VDD（5 V），一个时钟输入引脚CLK，一个输出引脚DOUT和一个接地引脚GND。在地址端（A0～A3）输入一组编码，经过编码器编码，在DOUT端串行输出。编码的规律如图3所示，编码输出顺序（先左后右）：A0编码→A1编码→A2编码→A3编码→同步位。

　　该测试实例主要围绕功能测试来进行具体讲解。功能测试通过真值表（测试图形）来验证编码器功能是否正确。编码器输入引脚可接三种状态：高电平（1）、低电平（0）和悬空（f）。本实例只列举三组真值表来对该编码器进行测试，即输入引脚分别为1010、0101、ffff。真值表中的每一行代表一个时钟周期（T）。H（高电平）和L（低电平）代表编码器正确编码时DOUT引脚的输出电平。针对1010的输入，参照图3编码规律和表1编码顺序，DOUT输出按A0 A1 A2 A3（1010）顺序实现编码，具体真值表如图4所示。

　　图4中Repeat n（n为自然数）代表重复验证该行n个时钟。该测试图形通过测试系统的开发环境编译器编译成测试机控制码，发送给测试系统控制器。测试系统发出被测电路所需的各种输入信号并捕获被测电路的输出引脚DOUT信号。当实际测试采样DOUT引脚所得信号与测试图形中的期望输出完全相符时，表示被测电路功能正确，测试通过。反之，则提示有错，编码器功能失效。同样，当输入分别为0101和ffff时，测试图形如图5、图6所示。

　　实际数字集成电路测试的过程远比上述过程复杂，本例中所讲解的功能测试是一种不完全测试，测试的故障覆盖率和测试效果有待商榷。然而，无论多复杂的功能测试，其主要测试原理基本类似。通过这样的测试实例讲解，能够让学生了解测试图形的功能，熟悉数字电路测试的大体过程和基本原理，加深对理论知识的理解。

　　5 重视与相关学科的交叉衔接

　　作为电子类的专业课，本课程横跨计算机软件技术、电路设计技术、数学、物理等多个领域。有鉴于此，在教学中应尽可能地体现集成电路测试与可测性设计与其他课程的关系，在教学中为后续课程打下基础。

　　6 小结

　　集成电路的测试问题日益受到人们的重视，在电子类专业开设集成电路测试与可测性设计课程，有利于培养专业知识全面的集成电路人才。与此同时，该课程需要紧跟集成电路技术的发展，不断地更新授课内容，改进教学方式，使之既能符合培养实用型人才的总体目标，又能紧密配合国家集成电路产业发展规划。

本文链接：http://www.qk112.com/lwfw/jiaoyulunwen/xueqianjiaoyu/245264.html