摘 要:为满足可重配置系统的灵活性要求,介绍了一种“arm处理器+fpga”结构的重构控制器的设计,提出由arm微处理器通过模拟jtag接口的fpga在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了jtag在系统配置fpga的时序要求,以及在此结构中如何利用ieee jtag 1149.1边界扫描测试技术和描述jtag总线标准的xsvf格式配置文件来实现对目标可编程器件进行在系统配置。
关键词:jtag接口;fpga;重构;xsvf格式
中图分类号:tp29文献标识码:a
文章编号:1004-373x(2010)01-195-03
design of reconfigurable controller based on arm and fpga
zhang baoli,gong longqing,fang chao
(no.771 research institute of casc,xi′an,710054,china)
abstract:the design of reconfigurable controller based on arm and fpga is method of fpga configuration with jtag mode using arm processor which added the higher flexibility of the reconfigurable structure and function are discussed,the timing using ieee jtag 1149.1 mode and xsvf form configuration files to configurate fpga on the system.
keywords:jtag interface;fpga;reconfiguration;xsvf
可重构技术是指利用可重用的软硬件资源,根据不同的应用需求,灵活地改变自身体系结构的设计方法。常规sram 工艺的fpga 都可以实现重构,利用硬件复用原理,本文设计的可重构控制器采用arm核微控制器作为主控制器,以fpga芯片作为协处理器配合主控制器工作。用户事先根据需求设计出不同的配置方案,并存储在重构控制器内部的存储器中,上电后,重构控制器就可以按需求将不同设计方案分时定位到目标可编程器件内,同时保持其他部分电路功能正常,实现在系统灵活配置,提高系统工作效率。
1 svf格式配置文件
很多嵌入式系统中都用到了fpga/cpld等可编程器件,在这些系统中利用svf格式配置文件[1]就可以方便地通过微控制器对可编程器件进行重新配置。目前可编程芯片厂商的配套软件都可以生成可编程器件的svf格式配置文件,串行矢量格式(svf)是一种用于说明高层ieee 1149.1(jtag)总线操作的语法规范。svf由texas instruments开发,并已成为数据交换标准而被teradyne,tektronix等jtag测试设备及软件制造商采用。xilinx的fpga以及配置prom[2]可通过jtag接口中tap控制器接收svf格式的编程指令。由于svf文件由ascii语句构成,它要求较大的存储空间,并且存储效率很低,无法胜任嵌入式应用。为了在嵌入式系统中充分利用其有限的存储空间,并不直接利用svf文件对可编程器件进行在系统编程[3],而是将svf文件转换成另一种存储效率比较高的二进制格式的文件,把它存储在数据存储器中。xilinx公司提供用于创建器件编程文件的impact工具,该工具随附于标准xilinx isetm软件内。impact软件能自动读取标准的bit/mcs器件编程文件,并将其转换为紧凑的二进制xsvf格式。
本设计是基于“arm处理器+fpga”结构的重构控制器,重构控制器中的fpga能够根据arm处理器传送来的命令,对目标可编程器件jtag接口进行控制,并负责解译xsvf格式的配置文件信息,生成xilinx器件所用的编程指令、数据和控制信号(tms,tdi,tck序列)向目标可编程器件的jtag tap控制器[4]提供所需的激励,从而执行最初在xsvf文件内指定的编程和(可选的)测试操作。使目标可编程器件内的tap状态机进行状态转换,将指令和数据扫描到fpga内部边界扫描电路指令寄存器和数据寄存器中。完成一次目标可编程器件配置,实现用户此时所要求功能,在下一时段,可根据用户新的要求,调用重构控制器内部存储器中不同方案在系统重新配置目标可编程器件,这样就实现了硬件复用,减少成本。
2 边界扫描(jtag)原理[4]
2.1 jtag接口基本结构
jtag(joint test action group,联合测试行动小组)是一种国际标准测试协议(ieee 1149.1兼容),其工作原理是在器件内部定义一个测试访问端口(test access port,tap),通过专用的jtag测试工具对内部节点进行测试和调试。tap是一个通用的端口,外部控制器通过tap可以访问芯片提供的所有数据寄存器和指令寄存器。现在jtag接口还常用于芯片的在线配置(in-system programmable,isp),对pld,flash等器件进行配置。jtag允许多个器件通过jtag接口串联在一起,形成一个jtag链,实现对各个器件分别测试和在系统配置。
jtag主要由三部分构成:tap控制器、指令寄存器和数据寄存器,如图1所示。标准的jtag接口有四组输出线:tms,tck,tdi,tdo,以及1个可选信号trst。
图1 jtag结构
tck:jtag测试时钟输入,当tck保持在零状态时,测试逻辑状态应保持不变;
tms:测试模式选择,控制jtag状态,如选择寄存器、数据加载、测试结果输出等,出现在tms的信号在tck的上升沿由测试逻辑采样进入tap控制器;
tdi:测试数据输入,测试数据在tck的上升沿采样进入移位寄存器(sr);
tdo:测试数据输出,测试结果在tck的下降沿从移位寄存器(sr)移出,输出数据与输入到tdi的数据应不出现倒置;
trst:可选复位信号,低电平有效。
xilinx器件[5]接受使用 jtag tap 的编程指令和测试指令。在ieee 1149.1的标准中,用于cpld,fpga以及配置prom的常见指令有:旁路(bypass)指令,通过用1 b长的bypass寄存器将tdi 与 tdo 直接连接,绕过(即旁路)边界扫描链中的某个器件; extest 指令,将器件i/o引脚与内部器件电路分离,以实现器件间的连接测试,它通过器件引脚应用测试值并捕获结果;idcode指令,返回用于定义部件类型、制造商和版本编号的 32 位硬件级别的识别码;highz指令,使所有器件引脚悬置为高阻抗状态;cfgin/cfgout指令,允许访问配置和读回所用的配置总线;jstart,当启动时钟=jtagclk时为启动时序提供时钟。
2.2 tap状态机时序介绍[4]
jtag边界扫描测试由测试访问端口的tap控制器管理。tms,trst 和tck引脚管理tap控制器的操作,tdi和tdo位数据寄存器提供串行通道。tdi也为指令寄存器提供数据,然后为数据寄存器产生控制逻辑。对于选择寄存器、装载数据、检测和将结果移出的控制信号,由测试时钟(tck)和测试模式(tms)选择两个信号控制。测试复位信号(trst,一般以低电平有效)一般作为可选的第五个端口信号。
如图2所示,所有基于jtag的操作都必须同步于jtag时钟信号tck。所有测试逻辑的变化(例如指令寄存器,数据寄存器等)必须出现在tck的上升沿或下降沿。关键时序关系是:tms和tdi采样于tck的上升边沿,一个新的tdo值将于tck下降边沿后出现,因此一般情况下jtag的时钟不会太高。
图2 jtag电路的时序关系示意图
图3表示了ieee 1149.1标准定义的tap控制器的状态图,tap控制器是16个状态的有限状态机,为jtag接口提供控制逻辑。tap 状态转移如图3所示,箭头上的1或0,表示tms在tck上升沿的值(高电平 tms=1,低电平 tms=0),同步时钟tck上升沿时刻tms的状态决定状态转移过程。对于tdi端输入到器件的配置数据有两个状态变化路径:一个用于移指令到指令寄存器中,另一个用于移数据到有效的数据寄存器,该寄存器的值由当前执行的jtag指令决定。当tap控制器处于指令寄存器移位(shift-ir)状态时,对于每一个tck的上升沿,连接在tdi和tdo之间的指令寄存器组中的移位寄存器向串行输出方向移一位。
当tms保持为高电平时,在tck的上升沿tap控制器进入到“exit1-ir”状态;当tms为低电平时,tap控制器保持在“指令寄存器移位”状态。
图3 tap控制器
3 重构控制器设计
3.1 硬件系统组成
其主要功能是控制按照用户不同需求控制调用不同的方案配置目标可编程器件。它主要包括arm处理器、fpga、flash存储器和对外总线接口,各功能部件主要功能如下:
(1) arm处理器选用at91fr40162s,其主要功能是控制模拟jtag接口的fpga读取flash存储器中的重构方案,实现在系统配置;
(2) fpga协处理器选用xilinx公司sparten3an系列的xc3s700an-fgg484[6],是基于非易失性存储的fpga,自身带有prom,它作为外部总线和arm控制器之间的双端口,主要功能是模拟jtag接口实现tap控制器时序,完成配置方案数据的并串转换并输出至外部总线;
(3) flash存储器容量为32m×16 b,用于处理器的上电引导、存放多种重构配置方案。由于要求的存储容量较大,采用spansion公司[2]s29gl512p(32m×16 b)的存储空间,访问速度为110 ns,可以达到25 ns快速页存取和相应的90 ns随机存取时间,fbga封装;
(4) 外部总线接口,可采用1路rs 232驱动接收器,实现和外部通信的接口;
(5) 测试线tck,tms,tdi和tdo,是重构控制器向目标可编程器件提供所需的jtag tap 激励[7],分别控制目标多个fpga的重构配置和反馈重构信息。
3.2 重构控制器工作原理
arm执行的初始化工作包括程序更新加载运行,fpga参数设定等;fpga设定内部寄存器和逻辑状态的初始值、内部缓冲区数据清零等。
重构控制器示意图如图4所示。图中arm处理器一方面通过arm总线读取外部flash中的配置方案,对其进行并串转化操作,将其存储到flash存储器中;另一方面重构控制器中模拟tap控制器的fpga,从arm内置的flash存储器中读取配置文件,并执行arm处理器发出的指令解译该文件,重构控制器解释二进制文件方法如下:在arm处理器的控制下,从装载配置文件的flash中读出一个字节,判断是哪条jtag指令,然后根据指令的格式作具体的处理,产生tck,tms,tdi 和tdo信号,作为目标可编程器件的jtag接口激励,与目标可编程器件的jtag口串联成菊花链,在arm处理器的控制下,对目标可编程器件进行在系统编程。被重构的fpga由支持局部动态重构的xilinx公司的virtex-4系列fpga来实现。
图4 重构控制器结构框图
4 结 语
本文介绍的重构控制器既具有arm微控制器所拥有的高速处理器核、体积小、集成度高、运算速度快、存储器容量大、功耗低等特点,又具有fpga强大的并行计算能力和方便灵活的动态可重构性,使硬件信息(可编程器件的配置信息)像软件程序一样被动态调用或修改。对于特定的目标fpga芯片,在一定控制逻辑的驱动下,对芯片的全部或部分逻辑资源重新进行动态配置,从而实现硬件的时分复用,灵活快速地改变系统功能,节省逻辑资源,满足大规模应用需求。
编辑整理
参考文献
[1] and xsvf file formats for xilinx devices[z].v2.0.2007.
[2]rm flash prom user guide[z].v1.0.2005.
[3]韩晓茹,肖铁军.嵌入式系统中cpld器件的在系统编程[j].计算机工程,2003,29(14):172-173.
[4]ieee std.1149.1-2001,test access port and boundary scan ,2001.
[5]-4 configuration guide[z].v1.5.2007.
[6]uration and readback of the spartan-ii and spartan-iie families[z].2002.
[7]赵蕙.边界扫描测试技术在远程实验系统中的应用研究[d].镇江:江苏大学,2005.
[8]吴冬冬.一种基于fpga的可重构计算系统设计[d].北京:
本文链接：http://www.qk112.com/lwfw/jsjlw/jisuanjiyingyong/245486.html
