可复用SPI模块IP核的设计与验证

摘要：soc是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用ip（intellectual property）复用的方法。本文介绍以可复用ip设计方法，设计串行外设接口spi（serial peripheral interface）模块ip核的思路，用verilog语言实现，并经fpga验证，通过tsmc（台湾集成电路制造公司）的0.25μm工艺生产线流水实现，完成预期功能。

变沿（上升或下降）数据被采样；如果cpha=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。spi主模块和与之通信的外设音时钟相位和极性应该一致。spi接口时序如图3、图4所示。 本文链接：http://www.qk112.com/lwfw/jsjlw/txlw/261877.html